2000年以降、ゲートの寸法は0.13μmから90nm、65nm、45nm、32nm・・・と微細化が進み、さらに金属線の材質もAlからCuへ変更することで、チップの性能が向上してきました。
また、28nmや20nmといったより微細なテクノロジーノードでは、より優れた電気的性能を得るために、従来のPoly-Siやサリサイドに代わって、新しいゲート誘電体材料であるHigh-kメタルが採用されています。このHigh-kメタルゲートは、組成の異なる複数の層で構成されています。各層の厚さは1〜2nm程度です。そのため、現在のツールで、その厚み、界面の平坦性、組成を決定することが課題となっています。また、リークレベルを抑制し、ターンオン電流を大きくするために、電界効果トランジスタの構造が2Dから3Dに変更されています。
下図は、市販の22nmと40nmテクノロジーノードを備えた2つのICの構造解析結果を示したもので、従来のプレーナー型HKMGとFinFETが明確に示されています。
市販ICの断面TEM像 (a) 40 nm のプレーナー型HKMG (b) トランジスタに沿ったEDXラインスキャン (c) BEOLと誘電体層の断面TEM像 (d) BEOLと誘電体層に沿ったEDXラインスキャン (e) FinFETの断面TEM像 |
