研討會-MAtek 閎康科技

MAFT H2

晶動未來-從記憶體、矽光子到量子運算的下一波技術革命

隨著 AI、高速通訊、先進運算與異質整合技術快速發展，半導體產業正迎來全新的技術轉折點。當製程微縮逐漸逼近物理極限，未來晶片效能的突破，將不再只仰賴單一製程節點的推進，而是來自創新元件、先進封裝、高速傳輸與新興運算架構的全面整合。

本次 MAFT 研討會以「創新元件 & 封裝」為核心主題，邀請來自清華大學、陽明交通大學與成功大學的專家學者，聚焦超晶格鐵電記憶體、矽光子、6G 高頻 EMI 封裝與量子計算等前瞻議題，帶領與會者深入掌握下一世代半導體技術的發展脈動。

誠摯邀請您一同參與，與產學專家共同探索未來晶片技術的關鍵突破，掌握下一波半導體創新的核心機會！

報名網址：https://forms.office.com/r/9P8UAXEU9c

貼心提醒：因現場座位有限，若報名人數已滿，我們將通知您改為線上參與，敬請見諒，感謝您的理解與支持。

活動議程

時間	講者	主題

09:30~10:00	報到
10:00~10:20	開場＆貴賓致詞＆大合照
10:20~10:40	陽明交大柯明道教授	應用於氮化鎵功率元件閘極之雙極性靜電放電防護創新設計
10:40~11:00	清華大學陳燦耀教授	以原子級氧缺陷驅動氧化物金屬奈米異質界面接合觸媒用於高效率鹼性燃料電池
11:00~11:20	台灣大學劉致為教授	Transistor Stacking and Low Vdd FETs
11:20~12:00	海報展示暨交流討論
12:00~13:00	午餐餐敘
13:00~13:20	報到
13:20~13:30	開場
13:30~14:30	清華大學巫永賢教授	主題：從抗輻射挑戰到可靠度設計：鐵電記憶體於未來太空電子的發展契機
13:30~14:30	清華大學巫永賢教授	隨著低軌衛星、太空邊緣運算（Space Edge Computing）及 Agentic AI 快速發展，未來太空系統對於高效能、低功耗且具備抗輻射能力之非揮發性記憶體需求日益增加。相較於傳統快閃記憶體以電荷儲存資料，鐵電場效電晶體記憶體（FeFET）以鐵電極化方向作為資訊載體，具有低電壓操作、非破壞性讀取以及優異抗輻射潛力等優勢，因此被視為下一世代太空電子與智慧運算系統的重要候選技術。本演講將首先介紹輻射對半導體元件的主要損傷機制，包括總劑量效應（TID）、單一事件效應（SEE）以及氧空缺與介面缺陷所造成的可靠度問題。接著說明基於HfO₂ 之鐵電記憶體之抗輻射發展歷程與，並分享本研究團隊近年在 HfZrOₓ（HZO）FeFET 抗輻射研究上的系統性成果，包括介面工程（AlON 介面層）、通道工程（p 型與 Ge 通道）、鐵電材料組成工程（Zr 濃度最佳化與組成梯度 HZO）以及高能質子輻射驗證等研究成果。同時，本演講也將介紹本團隊與閎康科技合作開發之創新超晶格( Superlattice)+固溶體(Solid Solution)堆疊結構，並進一步探討其在抗輻射鐵電記憶體中的應用潛力，突顯先進材料分析、製程結構設計與缺陷工程在新世代可靠度工程中的關鍵角色，以及建立抗輻射記憶體設計框架的重要性。最後將從未來應用角度出發，探討鐵電記憶體於自主衛星系統、太空邊緣運算及未來太空資料中心（Space Data Center）等應用場景中的發展潛力。
14:30~15:30	陽明交大洪瑞華教授	主題：高速傳輸與矽光子異質整合技術
14:30~15:30	陽明交大洪瑞華教授	此主題涵蓋了從技術驅動力、核心封裝演進、異質整合方法到產業生態圈的全方位分析：此主題涵蓋了從技術驅動力、核心封裝演進、異質整合方法到產業生態圈的全方位分析： 1. 技術驅動力：AI/ML 帶來的傳輸變革需求背景：隨著 AI 與機器學習（ML）浪潮興起，資料中心內部的數據交換量大增，傳統的電訊號傳輸在頻寬與延遲上已面臨瓶頸。解決方案：技術演進促使資料中心內部改由光訊號取代電訊號進行傳輸交換，以達成極高性能計算的需求。 2. 封裝架構的演進：從插拔式到共封裝光學 (CPO) 傳統架構：插拔式光收發模組（Pluggable Transceiver）將光引擎設置在 PCB 載板上，雖然技術成熟但傳輸路徑較長。先進架構 (CPO)：將光引擎直接設計在 IC 載板上，透過先進封裝將 PIC（光學晶片）與 EIC（電子晶片）包在一起。 CPO 1.0：傳輸速率約 100 Gb/s，多採 2D/2.5D 封裝，雷射光源採外掛式（ELS）。 CPO 2.0：傳輸速率提升至 200 Gb/s 以上，採 2.5D/3D 封裝，雷射內嵌於 PIC 晶片中，可減少 30% 以上的模組面積。 3. 核心整合技術：矽光子與異質整合• 整合方案比較：來源比較了純矽（Pure Silicon）、磷化銦（InP）與異質整合（Hybrid）三種架構。異質整合被視為「截長補短」的最佳路徑，能同時達成高元件集成度、小體積與中低成本。整合方法：異質整合 (Heterogeneous Integration)：將材料結合後再進行元件製程（如 Die to wafer bonding）。複合整合 (Hybrid Integration)：元件各自完成後再進行整合（如 Flip-chip integration）。 4. 新興互連技術應用 Micro LED 互連：目標用於 Chip-to-Chip 或板對板的短距離傳輸，預計 2027-2030 年成熟，追求極低能耗（< 1pJ/bit）。 VCSEL 互連：主要應用於機櫃對機櫃 (Rack to Rack) 的高速數據交換。 5. 產業生態圈與試製平台供應鏈布局：涵蓋了從 ASIC 晶片、矽光晶片設計製作、到封測與系統載板的國內外廠商。 ITRI 試製平台：工研院建立 III-V 族積體光晶片試製平台，旨在降低廠商跨足光晶片開發的技術門檻，解決缺乏 8-12 吋半導體開放平台的問題。 6. 專利分布與技術驗證專利現況：工研院在矽光子領域已布局 22 案 39 件專利，涵蓋元件、封裝、測試等核心技術。驗證量測：目前已具備 224 Gb/s 的全晶圓自動化量測平台，並目標在 2027 年達成 448 Gb/s 的量測能力
15:30~16:00	交流＆中場休息
16:00~17:00	成功大學劉全璞教授	主題：6G 時代的先進封裝與電磁防護材料
16:00~17:00	成功大學劉全璞教授	本次MAFT研討會主題聚焦於 6G 時代下先進封裝材料中的 EMI shielding 技術發展。隨著未來通訊技術由 5G 邁向 6G，電子產品將朝向更高頻率、更高速傳輸以及更高密度整合的方向發展。天線、射頻元件、功率元件、感測器與運算晶片將可能被整合在更小、更複雜的封裝結構中。當元件之間距離越來越近，操作頻率越來越高，電磁訊號之間的互相干擾問題也會變得更加嚴重。因此，如何透過封裝材料降低電磁干擾、維持訊號穩定並提升系統可靠度，將成為 6G 與先進封裝技術中的重要課題。 EMI 是 electromagnetic interference，也就是電磁干擾。簡單來說，當不同電子元件同時運作時，彼此產生的電磁波可能影響其他元件的訊號品質與穩定性。這就像許多人在同一個小空間中同時說話，如果沒有適當的隔音設計，聲音就會互相干擾，導致訊息不清楚。對電子元件來說，EMI 可能造成訊號雜訊、傳輸品質下降、元件誤動作，甚至影響整體系統可靠度。因此，EMI shielding 可以被視為電子元件的「電磁防護罩」，它的目的是降低外部電磁波影響，也避免封裝內部不同元件之間互相干擾。然而，面對 6G 高頻與高密度封裝環境，傳統金屬屏蔽材料已逐漸面臨限制。金屬材料雖然具有良好的電磁屏蔽效果，但通常較重，且多以反射電磁波為主，可能造成二次干擾。此外，在高密度封裝中，材料還需要同時考慮訊號損耗、熱管理、靜電防護、絕緣可靠度與製程整合等問題。因此，未來的 EMI shielding 材料不能只追求「擋住電磁波」，而是需要朝向輕量化、低損耗、吸收型、多功能與高可靠度的方向發展。本次演講將從 6G 通訊與先進封裝的發展趨勢出發，介紹為什麼電磁干擾會成為未來封裝技術中的重要挑戰，並進一步說明 EMI shielding 材料在高頻電子系統中的角色。內容也將討論目前常見的 EMI shielding 材料，例如金屬材料、碳材料、二維材料以及多孔陶瓷材料，並比較這些材料在輕量化、熱穩定性、訊號損耗與可靠度上的優勢與挑戰。此外，本次主題也將介紹 SiC aerogel 作為 6G EMI shielding 封裝材料的可能性。SiC aerogel 具有多孔結構、低密度、陶瓷耐熱性與結構可調控等特色，有機會同時滿足電磁屏蔽、輕量化、熱穩定與低損耗等需求。透過這個主題，聽眾可以了解未來 6G 封裝材料不只是保護晶片的外層材料，而是影響高頻訊號品質、系統可靠度與產品效能的關鍵技術之一。
17:00~18:00	陽明交大李佩雯教授	主題：Material Defined Germanium Quantum-dots for High Performance Quantum Computing
17:00~18:00	陽明交大李佩雯教授	The holy grail for implementing semiconductor quantum computing hardware is to take full advantage of robust CMOS manufacturing technology and operate at benign environment. Motivation to use Si/Ge quantum-dots (QDs) for implementing CMOS-integrable qubits and their charge/photon sensors is strong in light of the advanced CMOS and Si photonics technology, which allows full integration of qubits with CMOS control/readout circuitry and is beneficial to facilitate progress toward large-scale quantum computers. Remarkable achievements have been realized on Si/Ge spin qubits by forming fine metal-gates over Si/Ge or Si-MOS quantum-well structures. However, Si/Ge gate-defined spin qubit operation is limited at milli-Kelvin temperatures due to the challenge in forming sufficiently high potential barriers separating the Si/Ge QDs. On the other hand, material-defined QDs promise higher temperature operation and better immunity to quantum leakage. However, the holistic device and technology co-design of QDs, barriers, and control gates all in nm-scale is a formidable task. Another technical challenge lies in detecting minuscule signal of quantum states due to strong charge confinement wherein. Starting with our exciting discovery of Ge spherical quantum dot (QD) formation via the peculiar and symbiotic interactions of Si, Ge and O interstitials, we have embarked on an exciting journey of vigorous exploration, creating unique configurations of self-organized Ge QDs/Si-based barrier layers. Our aim is to generate advanced Ge QD qubit and photonic devices using standard, mainstream Si processing techniques. This talk summarizes our portfolio of innovative Ge QD configurations. With emphasis on both controllability and repeatability, we have fabricated size-tunable, spherical Ge QDs that are placed at predetermined spatial locations within Si-containing layers (SiO2, Si3N4, and Si) using a coordinated combination of lithographic patterning and self-assembled growth. A significant engineering advantage of our approach is the high-temperature thermal stability of Ge QDs that are formed by thermal oxidation of poly-SiGe at 900 oC, offering process flexibility in engineering confinement barriers and nanoelectrodes for quantum electronics (qubits and single-charge sensing) as well as in waveguide-material choices and meta-surface designs for quantum photonics (light emitters and photodetectors). We have demonstrated steady-state operation of Ge-DQDs and single-hole transistors (SHTs) in few-charge regime at T > 10 K. Our Ge QD configurations also allow a myriad of integration possibilities including SiN-waveguided Ge-QD photodetectors and light-emitters for optical interconnects and few-photon detections for trapped ion qubits.
17:50~18:00	活動抽獎＆賦歸